微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 基于RAM的FIFO与真实的FIFO在输出时有什么区别?

基于RAM的FIFO与真实的FIFO在输出时有什么区别?

时间:10-02 整理:3721RD 点击:
是不是基于RAM的同步FIFO输出数据时为:

  1. always @ (posedge clk )
  2. begin   
  3.          data_out<=fifo[rd_addr];
  4. end

复制代码



而实际的FIFO输出数据时为:
  assign data_out=fifo[rd_raddr];

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top