一款fpga的板子能最大能跑多大时钟频率，怎么确定？

fpga结构，工艺极限。环境等。

xilinx的有文档说明，Virtex6 600M左右。个人觉得没多大参考价值。真正代码实现是要布局布线的。Altera的器件会比Xilinx的跑的快，你可以用syplify综合比较试试看，但是会比较贵。

官方文档会有说明 不过真正的还是要看你自己的设计

   我找了下，没有找到，能否告诉我是哪个文档
谢谢

      我找了下，没有找到，能否告诉我是哪个文档

Each DSP48E1 slice fundamentally consists of a dedicated 25 × 18 bit two's complement multiplier and a 48-bit
accumulator, both capable of operating at 600 MHz.
我只看到这样的一段话，但是他是描述dsp48e1的

看使用手册

同样纠结这个问题，没看到相关说明，设计之前又不能自己测

同样纠结这个问题，没看到相关说明，设计之前又不能自己测

请参考文档DS152  Virtex-6 FPGA Data SheetC and Switching Characteristics

要看你使用了FPGA的哪些资源，不同资源支持的最高频率是不一样的，你的系统的最高频率取决于你所使用的所有资源中的最慢的那个资源的最高频率。

最近在找FPGA开发板，需要不知道怎么知道输入输出最高采样频率，以及输入位数，，，验证时需要知道这些参数，，，，好难找啊，，，，哪位大神知道，，求告知，，，，多谢多谢！