微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,请问我应该从哪方面破解?

求助,请问我应该从哪方面破解?

时间:10-02 整理:3721RD 点击:
各位大神,目前在开发把sdram的数据通过乒乓+fifo的方式输出到vga,目前可以实现在sdram跑120MHZ和vga跑120MHZ正常显示图像。
但我的想法是sdram固定跑120,vga实现100-150可调。同步时钟没有问题,异步时钟有问题。我应该从哪个方面切入分析?
谢谢大家!

想不到什么突破点,自己顶一个!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top