PLL仿真遇到的问题，请高手解答，谢谢（Too many port connections）

时间：10-02 整理：3721RD 点击：

错误的提示如下：
Region: /gpytest_tb/m1/PLL_1_inst/altpll_component
# ** Fatal: (vsim-3365) D:/altera/10.1/test2/PLL_1.v(103): Too many port connections. Expected 35, found 37.

没用过altera的来仿真。
不过建议检查下你把altera的仿真库加进来没

代码可能有问题，检查一下了。

你用的pll是用quartus的ip生成的吗?如果用的是生成的话。你仿真需要加三个文件altera_mf.v、PLL_1.v、和你的testbench文件。注意tb文件里的时钟周期最好等于你pll定义时的时钟周期。

在PLL_1.v这个文件的103行，altpll 这个元件例化有错误：端口数目不匹配，期望35个，但是实际上有37个。
英语不认识?

解决这个问题了没啊?

解决这个问题没有啊

dingding

哥们你也遇到了啊，解决了吗?

怎么解决的?

上一篇：primetime 设置问题，望大神解答(已经解决)
下一篇：FPGA Synopsys 网表库解析

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类