微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 仿真的结果和综合不一样

仿真的结果和综合不一样

时间:10-02 整理:3721RD 点击:
RTL代码是显示有关的东西。
综合的工具是lattice diamond。仿真的时候,结果是达到了预期的值。
但是lattice综合后,产生bit文件,上屏幕后就不一样了?
有大神能可以帮忙分析下,可能的原因?
简要说一下代码的结构:
1.输入N bit*4
2.串并转换。变为N/2 bit*4的数据
2.将4*N/2 bit的数据量化,并截取出N/8 bit*4的地址
3.输入到4个ram中,进行查表。
4.结果拼接,重新并串。
5.输出。
万分感谢,新人菜鸟有点卡壳。

我也遇到同样的问题了,代码综合后好几个模块都被优化了,最后师兄让查代码,代码不规范导致的。



   那请问一下,代码中什么地方不规范,会引起这个问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top