微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于xilinx ise14.2的2个DCM串联的使用问题

关于xilinx ise14.2的2个DCM串联的使用问题

时间:10-02 整理:3721RD 点击:
wire clk54M;
wire clk1;
clk  uut_clk (
    .CLKIN_IN(clk27M_in),
.CLKDV_OUT(clk13_5M),
.CLKFX_OUT(clk1),
    .CLKIN_IBUFG_OUT(),
    .CLK0_OUT(clk27M),
    .CLK2X_OUT(clk54M)
    );
wire clk2;
assign clk2=clk1;
wire fcclk1;
clk1 uut_clk1 (
    .CLKIN_IN(clk2),
    .CLKFX_OUT(fcclk1),
    .CLKIN_IBUFG_OUT(),
    .CLK0_OUT()
    );
这个是我利用ip核做的DCM模块,
但在布局布线出现了如下错误:
NgdBuild:770 - IBUFG 'uut_dds/uut_clk1/CLKIN_IBUFG_INST' and BUFG
   'uut_dds/uut_clk/CLKFX_BUFG_INST' on net 'uut_dds/clk1' are lined up in
   series. Buffers of the same direction cannot be placed in series.
ERROR:NgdBuild:924 - input pad net 'uut_dds/clk1' is driving non-buffer
   primitives:
     pin O on block uut_dds/uut_clk/CLKFX_BUFG_INST with type BUFG
求教该如何解决呢,,一个dcm无法产生我要的时钟,我要利用2个来实现,跪求大神解答

建议先看手册,记得每个系列都有专门讲DCM的例子。
帮你顶起来

不能串联,试着把第二个DCM的BUFG去掉

注意设置一下,第一级DCM的输出buf以及第二个DCM的输入BUFG,要匹配。


是把例化的端口bufg去掉?还是其它的?


这输入与输出是匹配的吧,,,第一个的输出作为第二个的输入,,你说的匹配是指?



   好像GUI定制DCM时候,可选吧



   gui界面中能选择的好像也只有这个界面,但这个界面选择还是无法有效



    将第二个DCM中的IBUFG去掉。

为啥要串联。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top