边沿对齐的时序约束

IO 相关部分一般都有专门的延迟或者相移模块的，你这个直接相移90度就OK了。

   我知道IO有延时单元，但是这个可用对时钟延时吗?在XILINX中是IODELAY这个实在不知道怎么用，查了资料没有很详细的，自己去试也没有用！你知道VIVADO用着很伤心的，能讲讲吗?

我最近主要用的lattice 的芯片，是可以将时钟90度相移的。xilinx 好久没碰了，也没有在IO 上实现过相关设计，不好意思爱莫能助了。不知道你是什么等级的客户，最方便的就是FAE 或者xilinx 的热线啊，一问就清楚了，这种设计对于厂商来说肯定都有成套的解决方案的，说不定还能给你个参考设计。你是用的什么器件?

   xilixn的

set input delay

找xilinx的template，那个就很详细了吧

根据调节精度选择使用invertor，delay cell等做成延时链。将时钟经过延时链后用来采数，这在DDR设计中很常见。为了保证时钟占空比不受影响，使用invertor以及nand门搭建延时链会好一点。直接用delay cell会使占空比偏移。

   不是很了解这个延时链，能说纤细的点吗?或者给点资料也行

6666666666

你可以使用IOB的一些约束试试

使用双延采样，使用时序约束啊，set_input_delay+set_multicycle_path即可。