vivado实时序警告问题？请教
时间：10-02
整理：3721RD
点击：
使用vivado2015.1时，程序综合和布局布线都通过，但是布局布线时出现了一个critical warning，说是不满足timing的要求，查看报告如下图，但是刚接触vivado，根本看不懂，不知道该怎么分析，求大牛解答，其中clk_out2_clock是系统100M时钟经过调用ip生成的25M时钟，另一个clkout1是50M。顺便说一下我还是试着生成bit文件，然后下载到板子里看效果，确实有些问题，而且很可能就时序问题。
打开报告看看具体是那条路径出了问题?
两个时钟是不是同源的?驱动的逻辑间是什么关系?如果不同源是典型的CDC问题，需要对每个Clock Tree和相关逻辑做约束，CDC的部分要进行特殊处理，处理过的逻辑如果还有这类的warning的话是可以忽略的。
还是查看路径确定问题吧