xilinx v5 PCIe核的使用

近期正在研究xilinx PCIe核的使用，硬件环境XC5VLX50T-1FF1136，软件使用的是ISE14.4+Modelsim se6.5，根据IP核手册说明，建立了工程并加入了example design和source中的文件，综合布线这些都已经通过了，但是在ISE中启动Modelsim时老是提示错误，错误都是指向include文件里的语法不符合，对这个问题很疑惑，不知道大家有没有也遇到这种情况。
          还有一个问题就是之前使用EMAC核的时候，都是添加核的.XCO文件，但是这是做PCIe添加核的.V文件可以编译通过，但是添加.XCO文件时提示error：HDLCompilers：26：“simulation/dsport/pci_exp_expect_task.v”expecting "eof",found "reg";这个文件是仿真的时候才用的到的，现在我只是综合还没有仿真问什么会说这个文件出错，很疑惑，请大家多多指教。

只用过V7+vivado的pcie core。
有没有直接上板看一下呢?

    表示支持！希望调试顺利！

还没有上板子，如果有做过PCIe接口的，麻烦来指点一下，现在真的是很疑惑。

不太清楚，不过有可能是ISE14.4+Modelsim se6.5兼容性问题，第二个问题总遇到，不过不影响实际应用，就没深究。看看有人解答一下不

问题已经解决了，确实是modelsim的版本太低造成的，现在仿真已经能跑起来了，感谢大家的帮助。

求帮助啊?怎么实现的

6666666