微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 笔试题!关于FIFO的求解!

笔试题!关于FIFO的求解!

时间:10-02 整理:3721RD 点击:
要用8K深度的FIFO和1K深度的FIFO设计一个9K的FIFO!求解!



   这不是串起来就可以了?

xuexixuexi

a FIFO的读 和 b FIFO的写端连起来,可以做个简单的握手接口接一起就好了

乒乓,其中,fifoA的空和满标识作为fifoB开始读和写的(触发/使能)标识,fifoB的空满标识作为整个9Kfifo的空满标识,还有初始化时序。
想的可能有纰漏。

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top