微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合的ungroup问题

DC综合的ungroup问题

时间:10-02 整理:3721RD 点击:
DC综合时,在ungourp -flatten -all 之前,时序满足,为啥ungourp -flatten -all 之后时序反而不满足了

需要增量编译吧

ungroup 后要重新综合的

谢谢楼上二位

学习了

同意。

学习了

路过学习

ungroup之后,WLM就与打散之前不一样了,可能有些线延时变大了,这与你选择的set_wire_load_mode有关的

学习学习

学习学习。

学习了

学习一下

上一篇:verilog2.5分频设计
下一篇:PCIE识别问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top