FPGA DDR3硬件调试

XILINX  V6的板子在测试DDR3的时候出现无法初始化的问题，通过观察chipscope发现是停在了read leveling第二步的校验阶段，而且通过示波器观察DQ通路，发现在DQ[48]--QD[63]管脚的电平都很低，大约在0.25V左右，而且有跳变,所以猜测是不是因为这几个管脚的电平不够导致了无法识别数据，希望有大牛可以帮忙分析一下，小弟不胜感激。

自己顶贴

   这是什么表情

   你先单独分析每一个DDR3，看看能不能初始化成功，成功后在合并在一起，同时在分析的时候，把速度降下来

学习学习哈哈

   你好，现在只是用了一块1G的DDR3，经过测试发现FPGA和DDR3之间的路是通的，有些怀疑是不是FPGA里面的有些模块没有工作。

   你一块DDR3的位数就有64位宽?

看看硬件有没有问题，也可以查看DDR3 controller的设计咨询，看看有没有已知的BUG，先把这些bug排除掉。

   对啊，是用的这个MT8KTF12864HZ – 1GB

   如果是硬件的问题的话，可能的原因有很多，还没有发现问题，这个读出的数据序列不匹配的问题还是没解决。

   但是你使用的IP的时候，可以配置成 8的倍数的宽度把 ? 没有这样尝试过嘛?

   还有就是你看看DQ线等长不? 延迟差大约是多少?

标题
内容学习了

  非常感谢您的建议，我修改了位宽，但是MIG又出现了其他的问题，不过最后也发现了原因，原来是数控电阻DCI的问题，不过还是要谢谢你。

   ,解决就好，

我现在连write leveling都过不去，也不知道是不是ddr3的初始化配置没有完成

学习学习啊啊 啊

学习了，谢谢分享

   小编现在DDR3已经调通了吧！

请教小编，v6带ddr3的硬件连接有bank要求吗
我现在在做一个v6外挂4片16bit的ddr3，现在的管脚分配编译不过去，不知道是不是bank选择有问题。

你好，我做ddr3调试时，初始化一直不成功，请问你是怎么调的，感谢指教 我的qq844071086，

你好，我也遇到这样的问题，ddr3初始化信号一直没拉高，请问你是怎么用chipscope调试的，感谢指教，我的qq844071086 验证是 圣

答复ds

你好，我也遇到这样的情况，ddr3初始化信号一直不能拉高，请问怎么用chipscope调试，我的qq 844071086 验证是 圣 感谢指教！

你好，我也遇到这样的情况，ddr3初始化信号一直不能拉高，请问怎么用chipscope调试，我的qq 844071086 验证是 圣 感谢指教！

学习一下！