微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 错误求解

错误求解

时间:10-02 整理:3721RD 点击:
这个错误应该怎么样解决呢Line 21: statement is not synthesizable since it does not hold its value under NOT(clock-edge) condition

广大同志快来帮帮忙

数据是在时钟上升沿变化的,不是时钟上升沿无法变化。


把irq = ‘1’这个else去掉

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top