微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > xilinx spartan6 DDR3问题

xilinx spartan6 DDR3问题

时间:10-02 整理:3721RD 点击:
硬件上有2片DDR3, DDR速率时667M, 测试读写时如果2个MIG 都例化,则读写正常,如果只例化1个MIG接口,则读写错误(一片写全0则读出来 大部分是1且有变化, 另一片无论写什么读出一直为0).  请教各位 能否帮忙看看可能是什么问题? 谢谢。

生成bit文件 时把未用管脚改为float解决,之前是pull up也用过pull down。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top