微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 异步复位,同步释放的问题

异步复位,同步释放的问题

时间:10-02 整理:3721RD 点击:
想请教一下,有个问题没搞清楚:
1,为啥异步复位只是在释放的时候比较容易产生亚稳态?
复位的瞬间,时钟同样可能会跳变,这个时候就不会产生亚稳态了么?
2,异步复位,同步释放的情况,时序检查上有什么特殊处理吗?
谢谢。

异步复位时间可以足够长 所以总能让电路稳定到预设的状态
后一个问题在网上搜一搜 应该有对应的电路设计 理解了即可

同问?

开始复位的瞬间,即使亚稳态又有什么关系呢?因为接下来所有的DFF终归都复位到了确定的值,整个电路最终都进入复位后的“静止”稳定状态。最后DFF反正都是“死”,各个DFF之间早死晚死就没啥关系了。
复位撤销之后,电路就可能开始运转动作起来。假如复位撤销时刻,在各个DFF的clock沿前后不一,实际上意味着各个DFF开始“启动”的时刻不一致,步调不统一而可能出错。
所以,对于需要同步启动的电路(最常见的就是CPU),就需要使得复位信号是同步释放的。做法是,用这些DFF使用的clock将复位信号抓几拍之后再使用,此时复位信号变成此clock域下的同步信号,接到DFF上的复位端时,DC和PT工具都会自动对它们做时序检查,以保证recovery和removal time了。



  学习了

自己好好的研究吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top