ISE综合时信号被优化掉，如何解决
时间：10-02
整理：3721RD
点击：
综合后做translate时报错，
ERROR：ConstraintSystem：59 - Constraint <NET "sram_dq<0>"> LOC = E21;>
提示说UCF中： NET"sram_dq<0>"not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
同样情况还有sram_dq<7:1>，在设计中，sram_dq<15:0>是inout端口，与SRAM的数据端口相连。
初步怀疑是综合时将sram_dq<7:0>优化掉了，我在顶层.v文件中加了语句 （*KEEP="TURE"*）wire [7:0]sram_dq; 可是问题依然存在，请各位高人指出该怎么解决，非常感谢！
ERROR：ConstraintSystem：59 - Constraint <NET "sram_dq<0>"> LOC = E21;>
提示说UCF中： NET"sram_dq<0>"not found. Please verify that:
1. The specified design element actually exists in the original design.
2. The specified object is spelled correctly in the constraint source file.
同样情况还有sram_dq<7:1>，在设计中，sram_dq<15:0>是inout端口，与SRAM的数据端口相连。
初步怀疑是综合时将sram_dq<7:0>优化掉了，我在顶层.v文件中加了语句 （*KEEP="TURE"*）wire [7:0]sram_dq; 可是问题依然存在，请各位高人指出该怎么解决，非常感谢！
重新修改一下综合测的策略可以了，（修改一下ISE综合设置选项）
另外你这个不是综合问题吧，你这个应该是你数据位宽没搞定
这个应该是由于前面数据被优化掉了吧。是不是哪里连线错了
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
恩，不想优化的事，检查下代码吧
代码问题，看看你的代码是不是没有用到这些信号。
代码问题，看看你的代码是不是没有用到这些信号。
加 (* keep * )
后来这个问题解决了吗?