微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > clock uncertainty 怎么设置?

clock uncertainty 怎么设置?

时间:10-02 整理:3721RD 点击:
clock uncertainty在综合的时候一般怎么设置?这个设置的越大,时钟可以跑得更快还是更慢?怎么分析?

这个要问后端的人。
这个值表示时钟周期的不确定性,也可以认为是误差,比如1ns的时钟周期,如果有0.1ns的不确定性,那么实际的时钟周期就会在0.9~1.1ns之间变化。 那么DC只能按照0.9ns来分析timeing。


谢谢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top