微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 算法太复杂,用处理器核实现可好

算法太复杂,用处理器核实现可好

时间:10-02 整理:3721RD 点击:
我要实现一个比较复杂的算法,类似于c语言中的FOR语句嵌套,准备用硬件实现。如果用verilog描述的话,硬件的开销很大,想用处理器mips的协处理器实现怎么样?大家有什么建议?谢谢了

一般来说,如果对速度有要求,比如要求高速,或者这个模块要经常被使用的,就用FPGA来做,
如果不要求速度,软件也是可以的。

循环做成穿行的就好了,硬件开销没多少


虽然硬件开销没多少,但是速度好慢,还难控制,控制逻辑其实消耗还是蛮大的


你说的软件实现是挂mips处理器,用汇编实现么?



    应该不算复杂,控制好产生和清除中断的逻辑就好了

实时性有要求,就用FPGA,否则就用C语言。


c语言和硬件不搭啊,你是说用c语言通过编译器以后,下载到mips处理器的程序存储器里面,然后用mips实现么?


你说的这个中断应该就是说用处理器实现喽?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top