微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教高手spi芯片LIS3DSH引脚miso总为高电平的调试问题

请教高手spi芯片LIS3DSH引脚miso总为高电平的调试问题

时间:10-02 整理:3721RD 点击:

最近调试一个加速度传感器芯片LIS3DSH,支持SPI/IIC 接口,本人通过CS置低选择了SPI接口,加速度的三个分量存放在OUTX,OUTY,OUTZ寄存器上,但调试了两天,miso的数据总是高电平即OUTX,OUTY,OUTZ为全FF,数据应该是没读出来,但地址信号应该是通过mosi信号写进去了,现在问题就是数据读不出来。 软件抓图为xilinx ISE chipscope,图中state为1表示寻址寄存器,为2表示读数据状态,0为空闲状态,time表示读三个方向寄存器高低字节对应的六个寄存器。请教高手帮忙释疑一下:(1)难道寄存器地址给错,会导致这个现象吗? 但我试了OUTZ的三个可能地址值(X,Y方向不重要,所以调试图中mosi实际是Z方向的三个可能值)
(2)LIS3DSH SPI协议是不是只要指定读寄存器地址,就可读数据了? 是否还要做其它寄存器的初始化




SPC时钟作为抓图工具的时钟源,所以图中看到始终为高,因为时钟信号自己不能抓自己

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top