lvds管脚分配问题

startix iv E系列芯片，lvds发送端，如果将其分配到pin lengend显示为"diff_p_out"的管脚可以成功，如果
如果将其分配到pin lengend显示为"diff_p"的管脚则会报错“Error: Pin "XXX" with LVDS I/O standard needs a
differential output buffer which is not available on location AC1.能猜到大概原因，但未找到相关资料合理解释，
请问是否有人知道吗?
另外，输出的随路时钟，也要分配到diff_p_out的管脚吗?因为分配到pin lengend显示为"clk_p"的管脚也会报错。

第一个问题自己解决了，官网找pin connection guideline解释如下：
DIFFIO_RX[##]p,DIFFIO_RX[##]n:These are true LVDS receiver channels on row and column I/O banks.
DIFFIO_TX[##]p,DIFFIO_TX[##]n:These are true LVDS transmitter channels on side I/O banks.
有的只能用作lvds发送，有的只能用作lvds接收。
第二个问题，还没想明白，，，

第二个问题，stratix iv期间允许用户把输出的差分时钟放到任意一对LVDS输出上，完全像数据一样输出，而无需采用专门的时钟输出管脚。这样，时钟输出的位置可以靠近数据，减小时钟与数据的偏差。