Altera有没有把DQS做成DDR类型的内部cell？
时间：10-02
整理：3721RD
点击：
是要用于产生在DQ/DQS上的。
之前只看到可以把GPIO类型的cell的方向选为Bidir、模式选为DDIO，
但是这个cell返回给内部的输出也变成2bit的，而我需要的是直接将DQS input进来（想当成clk使用）。
后来又换成GPIO类型下方向是单向output的DDIO，先将DQS做成double data rate，
而后再连上一个Bidir的，用于将上面那个double data rate的DQS输出出去，
这个cell同时又得到一个input的DQS，正好满足需求，
但综合布线时发现，这些GPIO的cell的pad端，都是要连在PIN脚上的，不能用于内部。
以前用过Xilinx的，有一种ODDR cell，可以满足这种需求。
请教各位大大，有没有那种用于内部产生double data rate的cell?
或者是别的cell或者别的方法，只要能解决DQS的问题的就行。
另外再请教一下，Altera有没有那种类似Xilinx的IDELAY2这种可以产生一个固定值的延时的cell?
谢谢各位，不胜感激。
之前只看到可以把GPIO类型的cell的方向选为Bidir、模式选为DDIO，
但是这个cell返回给内部的输出也变成2bit的，而我需要的是直接将DQS input进来（想当成clk使用）。
后来又换成GPIO类型下方向是单向output的DDIO，先将DQS做成double data rate，
而后再连上一个Bidir的，用于将上面那个double data rate的DQS输出出去，
这个cell同时又得到一个input的DQS，正好满足需求，
但综合布线时发现，这些GPIO的cell的pad端，都是要连在PIN脚上的，不能用于内部。
以前用过Xilinx的，有一种ODDR cell，可以满足这种需求。
请教各位大大，有没有那种用于内部产生double data rate的cell?
或者是别的cell或者别的方法，只要能解决DQS的问题的就行。
另外再请教一下，Altera有没有那种类似Xilinx的IDELAY2这种可以产生一个固定值的延时的cell?
谢谢各位，不胜感激。
人工置顶，继续求助各位大大。
继续求助各位大大。
在线等……
自问自答，据说是一个叫PHYLite的IP