ISE 14.2中的一个问题，困扰很久！

每次产生IP核之后，都会产生一个_synth.v文件，然后综合，报错如下：
ERROR:HDLCompilers:27 - "ipcore_dir/QPSK_fifo_bit2sym_synth.v" line 54 Illegal redeclaration of 'QPSK_fifo_bit2sym'
我查看了下，只有ipcore_dir/QPSK_fifo_bit2sym_synth.v和ipcore_dir/QPSK_fifo_bit2sym.v两个文件中有module  QPSK_fifo_bit2sym的声明！
14.1版本的产生IP核就不会出现这个问题呢。不会产生_synth.v文件！
求解啊！

有人遇到这个问题没啊?

为什么用这么新的呢

将.XCO文件去掉，直接加对应的.v文件就没这个问题了。

我也在用14.2，不过没出现过这个问题

我也有这个问题，你的解决了吗?

把synth.v文件里的module名称改掉就可以了

谢谢楼上几位回复！
我也这样修改过，不知道会对后续的后仿真等有没有其他不良影响啊。
并且我还考虑了另外一种方法：就是把.xco文件去掉，然后Add .v和.ngc文件。就没有报错了。
但还是怕有不良后果。
ps:我现在换回14.1版本了。

谢谢楼上几位，学习了

我也碰到过这个问题，还是没有解决

这个问题可能是14.2bug啊。
还是建议继续用14.1吧！

我做设计使用xilinx自带的core时从来不用.xco，直接使用.v和网表，没有问题。

就是remove IP核的.xco文件，然后添加IP核产生的.v和.ngc文件?
如果在芯片不变的情况下，在ISE14.1中的工程，可以直接使用低版本，比方ISE 9.2中的低版本IP核的.v和.ngc文件么?

谢谢小编提供

   遇到同样问题，不知小编如何解决?谢谢！