微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > pcie IP

pcie IP

时间:10-02 整理:3721RD 点击:
金手指进来的信号是差分的,在进入FPGA的之前是不是需要PLX之类的芯片呢?因为PIPE的输入输出也没有看见差分呢



   FPGA有自带的Serdes或者叫GTX,所以可以走差分线直接输入FPGA的。



   altera FPGA用的是什么啊?是PIPE吗?PIPE得接口信号我看了没有看见差分输入输出



   Altera也有serdes的,你看的pipe接口是mac部分,后面应该要接serdes,变成串行的差分信号



      STRATIX系列有高速收发器,C系列好像没有



   我今天看见了,PIPE是只有1位,GX也只有1位不是差分。但是可以接到高速差分接口上去,就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top