微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教coverage 的问题

请教coverage 的问题

时间:10-02 整理:3721RD 点击:
我在vcs仿真的时候,打算收集coverage的信息,但是加了这些参数,仿真跑不动,simulation time 一直是0请问,可能是哪里出的问题?
-cm line+cond+fsm+tgl+branch+assert

我逐步仿真,发现卡在两个地方,testbench里面申请的memory太大了

加一个cm_hier  file,指定dut,就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top