关于输出端口数据延迟的问题

我用的altera cycloneIII 的一款芯片，输出信号经过iobuf后输出到外部，但是为什么在iobuf这个地方有2.461ns的延迟，为什么经过一个buf会有这个大延迟，我例外一个项目里面设置了set_input_delay时序约束，也是在iobuf这个地方产生了4ns多的延迟，请问大家这是什么原因.我在altera论坛上找到一些类似的帖子，但是还是不太明白。这是那个帖子的传送门：http://www.alteraforum.com/forum/showthread.php?t=28249&GSA_pos=4&WT.oss_r=1&WT.oss=io_obuf+delay

我可能没有说的很明白，我贴一个图给大家看看，希望能帮我分析一下

求教呀，真的不太明白

学习学习