微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教关于vivado的debug问题

求教关于vivado的debug问题

时间:10-02 整理:3721RD 点击:
我用vivado最近在学mig方面的部分,然后想加debug看信号问题,但是一直显示这样的错误


然后就不成功。但之前综合时set up debug原理图中已经有了新加的ILA的部分,约束中也有了新的语句,但是再综合就出现新的warning,提示我加了debug的那几个信号没有match。然后怎么都出不了结果,这是怎么搞的,求高手帮忙

求高手解答啊

MIG里有的信号可能不能随便加,建议先不加信号直接跑下mig的example,然后在example的基础上加普通逻辑信号,先不要查看phy等底层信号,看看行不行

查一下你的LTX文件对不对


2、看看dbg_hub的时钟是不是完整,通过板子插件扩展到foga 的时钟也会出问题。
3、还不行的话,尝试使用一下其他的scanchain number,将其设置为2.

生成IP用的vivado版本跟chipscope的版本不一致?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top