微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog带进位的加法器怎么写

verilog带进位的加法器怎么写

时间:10-02 整理:3721RD 点击:
verilog中怎么写带进位的加法器?是不是如下:
input [7:0] A,B;
input Cin;
output [7:0] S;
output Cout;
assign {Cout,S} = A+B+Cin;

小编仿真一下就知道了吧

晕 你做做就知道了呀 不仿怎么知道结果?

建议LZ自己仿真一下,看看,

直接加就可以了,不知小编什么意思

小编这样写完全可以的。

恩,可以,

你们老师是让你们自己做个全加器吧?这样做肯定是不行。

怎么仿真

建议小编自己仿真一下!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top