SRIO从训练成mode_1x模式分析

时间：10-02 整理：3721RD 点击：

最近使用A7 FPGA与DSP进行通信，通信接口为SRIO，2X模式。实际测试发现：SRIO经常会被训练成1X模式与DSP进行通信，概率接近50%，SRIO内部信号gtrx_disperr_or和gtrx_notintable_or频繁拉高，但目前为止不影响数据的传输。同样问题在K7与DSP的4x模式通信时也有出现，单出现概率不超过1%。
那么问题来了，这种情况是否会对数据传输产生影响，亦或者是潜在的影响因素?这种训练成1x模式的情况是否和DSP端的配置有关系?能否避免?

上一篇：AHB Split and Retry的疑问
下一篇：VCS仿真Xilinx的DDR3 ip遇到问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器