微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > JESD PHY core 问题

JESD PHY core 问题

时间:10-02 整理:3721RD 点击:
先在用jesd phy core做设计,当前的情况是当jesd phy core设置为qpll时,core送出的时钟lock信号为0,core没有工作。请各位大神指点迷津,有哪些原因导致现在的状况,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top