微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于quartus ii 中的fmax

关于quartus ii 中的fmax

时间:10-02 整理:3721RD 点击:
请问下各位大神  
如果一个CPLD板中没有附带PLL  
在quartus ii 中约束时序中设置约束周期为20ns
得出fmax=71MHz 会大于晶振的频率50MHz,板子如何布局布线可以做到倍频的呢?

小弟新手 求指教 多谢!~

不需要,FMAX表示最大可以跑71MHz,不是说你必须跑。

楼上正解。

2楼正解,电路时序知识。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top