Modelsim SE 10.0d （vish-4101）Modelsim No objects found matching‘*’的解决
时间：10-02
整理：3721RD
点击：
本人正在学习Verilog，写了一个简单的gcd的程序，然后用Modelsim进行仿真。compile all 通过以后，add wave时却出现了问题：（vish-4101）Modelsim No objects found matching ‘test_gcd32/*’
导致虽然能够simulate,但是无法显示波形。于是果断google之，一般有两种解决方法，如下：
1.先把modelsim.ini的属性改为可写，然后设置modelsim.ini 中的VoptFlow = 0。
2.点击工具栏中的“simulate”按钮，或用菜单中的命令“simualte->start simulation”调出start smulation窗口，关键是把窗口中最下边optimization栏中的Enable optimization项目前的钩钩去掉，然后选择仿真的文件，点击OK，就一切正常了，能看到objects了。
上面两种方法都是将optimization选项关闭，但是我觉得既然软件中设置了optimization，肯定是有他的道理的（虽然我不知道是什么），于是仔细查看代码，严格按照Verilog编程的要求写代码，最后发现将Test Bench中的
gcd32 u1(START，RESET,CLK,OPA,OPB,DONE,RESULT); 写成完整的
gcd32 u1(.START(START),.RESET(RESET),.CLK(CLK),.OPA(OPA),.OPB(OPB),.DONE(DONE),.RESULT(RESULT));
这样就没有上面的问题出现了，不知道是为什么?也只能给自己说说以后要养成良好的编写代码的风格了！
导致虽然能够simulate,但是无法显示波形。于是果断google之，一般有两种解决方法，如下：
1.先把modelsim.ini的属性改为可写，然后设置modelsim.ini 中的VoptFlow = 0。
2.点击工具栏中的“simulate”按钮，或用菜单中的命令“simualte->start simulation”调出start smulation窗口，关键是把窗口中最下边optimization栏中的Enable optimization项目前的钩钩去掉，然后选择仿真的文件，点击OK，就一切正常了，能看到objects了。
上面两种方法都是将optimization选项关闭，但是我觉得既然软件中设置了optimization，肯定是有他的道理的（虽然我不知道是什么），于是仔细查看代码，严格按照Verilog编程的要求写代码，最后发现将Test Bench中的
gcd32 u1(START，RESET,CLK,OPA,OPB,DONE,RESULT); 写成完整的
gcd32 u1(.START(START),.RESET(RESET),.CLK(CLK),.OPA(OPA),.OPB(OPB),.DONE(DONE),.RESULT(RESULT));
这样就没有上面的问题出现了，不知道是为什么?也只能给自己说说以后要养成良好的编写代码的风格了！
上面写是什么哦 看不懂
我也遇到了。谢谢小编
隐式声明确实很容易出错的。