微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 同步电路问题

同步电路问题

时间:10-02 整理:3721RD 点击:
为啥同步电路的电路设计的理论最高工作频率大于实际工作频率?

超频呗

实际工作频率永远要低于理论的,否则出错了啊


时序违规了啊,举个最简单的例子,一个REG输出到下一个,延迟太大,后一个寄存器的建立时间无法满足

为了稳定,并且理论频率都是在理论环境下的理想工作频率,而实际运行过程中其运行环境很难符合

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top