微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何使用create generated clock

如何使用create generated clock

时间:10-02 整理:3721RD 点击:
请教一下Vivado中如何使用create generated clock,它里面需要设置master pin,master clock和source object,我不是很清楚每个都如何设置:例如我例化了一个dcm模块,一个clk_in1,和四个clk_out,如果我想约束clk_out1那我该如何选择master pin,master clock和source object这些信号呢?



   这是PLL或DLL吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top