求帮助，PCI9052通信

本人在做PCI9052和上位机通信时，本地LREADY信号，在读写测试时是刚开始正常，后面乱码，在逻辑分析仪上测试10000个数据发现时序图刚开始LREADY信号是有的，到了后面就一直保持不变为低。我怀疑是这个问题导致的乱码，但是本人是这方面的小白，解决不了请大家帮我看看，是不是还是PCI9052的时序问题，如果不是，烦请大家指点一下~

不好意思，后面为怀疑是时序不正确导致乱码的原因，但是为啥后面LREADY‘就没了呢?

可以提供FPGA设计及问题定位，详细联系扣扣827492034