ALTDDIO_OUT的输出始终为0

时间：10-02 整理：3721RD 点击：

用signaltap抓取的ALTDDIO_OUT的输出始终为0，输入都没有问题是怎么个情况?

这是抓取的波形，rgmii_txd是DDIO_OUT的输出。

你用示波器抓了么，我将outclock频率降低，引出到外部显示，可以看到有输出的。另外，可以将datain_h及datain_l分别设为1和0，输出到外部pin上，用示波器看一下，频率应该是和outclock的频率一样。我硬件有限制，就么有测频率。我也查了资料，应是SignalTap不能抓双沿数据。

这样吗?资料能给个吗?我去试试，还有我用的是2倍时钟去抓的，还是抓不到吗?

上一篇：dc综合出来的.area文件里的单位是什么？
下一篇：千兆以太网接口

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器