求教：在zedboard上面使用ddr3的问题

大家好：      我想使用zedboard设计一个实时图像采集系统，使用DDR3作为缓存，这是背景。
      然后我再使用MIG—7的时候，到“I/Oplanning operation”那个步骤，需要为输入输出信号配置bank和IO;我查了一下，zedboard上面的ddr3的接口全部在ps一边的bank502，但是该步骤中只给我列出了PL一边的bank13,33,34,35的IO，请问有什么解决办法没有?真心求教

  我也想问这个问题呢。请问你解决了吗/

thx！

刚刚接触xilinx ，我也有同样的疑问，请问小编解决疑问了没有?感谢分享一下。

刚刚接触这个问题，小编解决了吗