在SIgnalTap中，使用高频时钟作为扫描时钟问题

时间：10-02 整理：3721RD 点击：

本人调试单板时，在SIgnalTap中使用了FPGA外部提供的644MHz时钟作为扫描时钟，采样要监测的信号。设置深度为128K，使用的资源为AUTO，其他设置默认，发现采样出的数据不正确。把扫描时钟换为PLL产生的100MHz时钟，其他设置相同，采样出的数据正确。由于后期调试需要监测200MHz左右的信号，所以需要的扫描时钟最少也得500M。也试过使用PLL产生500M的时钟作为扫描时钟，结果与使用644M时钟现象一样。现在真是一头雾水！哪位大侠能够帮忙解决一下啊！哪怕支点招也行！
吾将不胜感激！

哪位大神能帮忙指点一二，小弟先在这里拜谢了！

上一篇：quartus13.0的“Simulation Waveform Edior”仿真的使用
下一篇：如何简化V6 DDR3控制器的使用

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类