微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助,在FPGA中划分逻辑分区编译时出错

求助,在FPGA中划分逻辑分区编译时出错

时间:10-02 整理:3721RD 点击:
本人正在学习如何使用QUARTUS划分逻辑分区,这两天编译时总是遇到错误告警,原文:“。Database error : unexpected EOF”。不知哪位大侠遇到过相似问题,能够帮忙解决下。哪怕提示一下该往哪个方向考虑也行。将不剩感激!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top