什么是最好的linux下verilog代码输入工具
小弟正在学习ASIC设计,准备用vcs仿真,请问应该用什么verilog 代码输入工具(基于linux)?
谢谢大家,不胜感激!
vi ?
emacs
供应各种平面毡、红芯毡、细白工业羊毛毡
vi !
当然是VI了,这么经典的东西
假牙
怎么我不是很懂啊 看来得去看看这方面的资料了
hehe,gvim首选吧,vi看起来还是粗糙了点。呵呵
vim, emacs
emacs with verilog mode
gvim is
kde的kate是不錯的選擇。
vim吧,vi有的vim都有。
如果还是喜欢用鼠标呢,gvim也是个不错的选择。
some of my friends uses NEdit which is windows-like editor. But it's not build-in editor like emacs.
还是在windows 下写吧
Vi没有语法查的功能,在windows下的软件用起来还是方便一点,除非你做为专业的VHDL代码员,用VI和VHDL都很熟了,这样你用VI时,是比在windows下快。
Linux自带的GEDIT就很好啊
vim吧, ^_^
小弟我都適用VIM...感覺很不錯說!
gvim ,太强大了!
sui bian zhao ge jiu xing la
vi和emacs都是好选择
就是后者上手难了点
by pass!
vim,gvim
emacs
Emacs with Verilog mode 是我一直用的工具. 有很多自动功能.比如说, module test (/*AUTOARG*/);, 会根据声明的input, output, inout 自动填充端口.
纪事本不是吗?
xemacs , emacs 较好! 加上 verilog-mode.el语法着色文件,很完美! 最新的verilog-mode.el支持systemverilog、OVM什么的,很不错,大家可以试试