微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问下面一段简单的verilog代码什么意义

请问下面一段简单的verilog代码什么意义

时间:10-02 整理:3721RD 点击:

下面一段代码为以太网通信的MAC程序中的一段,Add_wr是一个写地址,可以看出第一段代码得到Add_wr_gray是Add_wr的格雷码。请问第三段代码中的
Add_wr_ungray有什么意义呢,非常感谢!      


// 将写地址转换为格雷码      
always @ (posedge Reset or posedge Clk_SYS)
    if (Reset)
        Add_wr_gray         <=0;
    else begin
Add_wr_gray[8]<=Add_wr[8];
for (i=7;i>=0;i=i-1)
Add_wr_gray <=Add_wr[i+1]^Add_wr;
end


always @ (posedge Clk_MAC or posedge Reset)
    if (Reset)
        Add_wr_gray_dl1     <=0;
    else
        Add_wr_gray_dl1     <=Add_wr_gray;


always @ (posedge Clk_MAC or posedge Reset)
    if (Reset)
        Add_wr_ungray       =0;
    else  begin
Add_wr_ungray[8]=Add_wr_gray_dl1[8];
for (i=7;i>=0;i=i-1)
Add_wr_ungray=Add_wr_ungray[i+1]^Add_wr_gray_dl1;
end

不懂逻辑也可以猜出来啦,格雷码转换回二进制码!
另外第二段代码设计不严谨,格雷码向clk_mac时钟域传递的时候,应该抓两拍,这是异步信号处理的基本要求。

对头,转回二进制后才能和读指针(也是二进制)比较大小。
你想直接拿格雷码和读指针比?


我通过仿真验证了一下,的确是把格雷码转换为二进制码,转换后的得到的写地址的二进制码的确是用来与读地址进行比较的,当读地址与写地址想等时就说明FIFO空了,但是为什么要先把写地址转化为格雷码,然后再转换回来才与读地址进行比较呢,为什么不能直接用转换前的数据进行比较呢?

   格雷码不好直接比大小。和二进制不一样。



这就涉及到异步时钟域之间多比特地址传递的问题了。 转成格雷码目的就是,地址的每一次递增只会有1比特发生变化,这样传递到另一个时钟域能被正确采样然后转回来。

   正解

格雷码不是加权码,不能比较大小,因此必须转换为2进制编码

对,顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top