Spartan-6的PLL动态配置

时间：10-02 整理：3721RD 点击：

最近从cyclone换到spartan-6，想根据需要动态配置PLL的输出频率，找了半天没找到相关的资料。
APP879提供一个例子，但是这个居然只是在两个固定的配置中切换，所有的设置都是以固定参数来做的，也就是在编译的时候输出频率就已经确定了！
在cyclone 3和4上自己写个重新配置的模块很容易，在spartan上竟然这么费劲?找来找去也只能找到这个APP879，难道大家都不用动态配置吗?

上一篇：vhdl 综合后网表的case语句的默认事件没执行
下一篇：Altera浮点矩阵乘法IP核问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器