微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > system generator对TDTL进行建模的时候convert块总报错，求助！

system generator对TDTL进行建模的时候convert块总报错，求助！

时间：10-02 整理：3721RD 点击：

不是版本兼容的问题应该，我安了很多个版本的ise和matlab 了。总是出现以下问题：

然后我的TDTL的DDS部分是

右边那个convert block显示红色警告，总是这样，整个系统就这部分出问题，都纠结好几天了，求助！

顶起来！

上一篇：modelsim中logical library 与physical library有什么区别，为什么要map
下一篇：转行做数字IC，谢谢推荐几本书哇

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top