求助chipscope时钟问题

时间：10-02 整理：3721RD 点击：

本人是新手，对chipscope时钟不是很理解，希望大神给指正一下：1、在cdc文件中配置的那个clk，是用来采样其它信号的，因此必须是chipscope要观察信号频率的2倍?是这样吗?
2、最近在写一个程序，时钟直接连接FPGA的时钟管脚（外接40M晶振），此时采用chipscope时，时钟是40MHz吗?
哪位大神给答疑一下，非常感谢！谢谢

1：正确
2：也可以是40M。但是此时你不能观测clock信号

1）当然要满足采样定理
2）可以用这个40M去采样你的内部逻辑，但是不能采样到这个40M时钟，如果想看，可以用DCM产生一个频率更高的时钟，作为chipscope的采样时钟，就可以采样你设计的所有信号了。

可以不是2倍，只要时钟和药观察的信号是同步的

上一篇：大家一起来讨论下亚稳态的问题吧
下一篇：前段和后端都主要是做哪些事情呢？测试和验证有什么区别呢？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类