微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE FIFO核使用时full和empty同时为1

ISE FIFO核使用时full和empty同时为1

时间:10-02 整理:3721RD 点击:
FIFO实用的是同步时钟,存取和读出时钟一样,写使能信号是隔七个时钟周期才有效一次,读取数据时,读使能一直有效。以前也用这样的方法都没问题,重建了工程文件,安原先流程再仿一遍,就出现full和empty同时为1的问题了,并且输出数据dout一直为0

是不是复位的问题,之前好像也出现过类似错误,自己搞成高电平复位导致的



确实是复位信号的问题,以前也是用同样的复位就没问题,现在怎么就有问题了呢,虽然问题解决了,不过还是没想通

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top