请问如何使用synplify pro查看时序违例的路径

如果不是太大的violation，建议你可以继续布局布线，再看布局布线后的时序路径，那个更加准确，某些综合的时序违规会在布线后消除了。当然，synplify pro的log里面是有的，一般的会有最差的5条吧。

额，2012.3和2013.3版本差距很大吗?12.3可以给出gate clock的信息，13.3没有这方面的信息·。
顺便问另外一个问题，sdc转成fdc文件之后，set_clock_group，工具会报错误，类似如下：
set_clock_groups -name n:example -asynchronous \
   -groups [get_clocks {\{Module_name|Osc_Ckj1_derued_clock Module_name|Sys_Div_Clk_derived_clock SC_FDC_5_3S1_X25058}}],
类似以上这种，我把这句话删掉，才会继续mapping，如果不删，工具会报Error Code [nlconsdata.c：3266 set_clock_groups: parameter value list not terminated with curly braces]