微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于altera加法进位链“不上链”的问题

关于altera加法进位链“不上链”的问题

时间:10-02 整理:3721RD 点击:
在代码上用了以下几种方法:[attach]651085[/attach]
但是Fitter后是这样的,根本形成不了链,映射到FPGA  LE单元那就更加糟糕了




我想让每个进位加法链这样有序的在LE排列:



我该怎么样实现呢?
希望得到有心人解答

@coyoo

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top