altera pcie ip核仿真求指导

您好：     我现在使用的 altera pcie ip核，仿真现在已经跑起来了，但是不明白 ep 和 rp 是通过什么联系起来的，
理论上说应该通过 pcie的差分信号连接，可是仿真的时候，差分信号上都是0怎么回事呢?但是报告上显示数据
是通的，感谢您能解答我的疑问

仔细看下你的仿真环境，很有可能不是通过差分信号连接的，而是直接通过pipe 相连。

谢谢您的指导，正是您说的这个问题，可是我不明白，在实际pcie板卡中，那个金手指不是只有差分信号吗?那么此时  ep和rp之间只能通过差分信号进行数据传输了呀?  为什么仿真实例不是这样呢?

你用链路建链了么?