微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问一些有关时序约束的弱智问题

问一些有关时序约束的弱智问题

时间:10-02 整理:3721RD 点击:
刚刚学习时序约束,有点不太明白,offset值是要自己算吗?有时序约束和无时序约束的区别在哪里?以前没加约束感觉也行

我觉得约束是时序分析的前提,有约束即要求布局布线以满足你要求的方式去走,使特定时钟域下的所有路径都满足时序,特别是在高速IO设计中。

没有写约束的时候都有默认约束的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top