求ise14.2的ip核破解

时间：10-02 整理：3721RD 点击：

如题，因为项目需要老师用vivado给我例化了一个viterbi ip核，但是我用的是v6的板子，vivado用不了，所以我是用的是ise开发的，现在急需viterbi的ip核lic，急求，不胜感激

是这些么?
FEATURE viterbi_v3_0 xilinxd 1.0 permanent uncounted 1C1BD96E4B3F \
VENDOR_STRING=License_Type:Bought HOSTID=ANY ISSUER=TBE TS_OK
FEATURE viterbi_v4_0 xilinxd 1.0 permanent uncounted 80C17A0C8067 \
VENDOR_STRING=License_Type:Bought HOSTID=ANY ISSUER=TBE TS_OK
FEATURE viterbi_v5 xilinxd 1.0 permanent uncounted 7CB89938A6A7 \
VENDOR_STRING=License_Type:Bought HOSTID=ANY ISSUER=TBE TS_OK
FEATURE viterbi_v6 xilinxd 1.0 permanent uncounted 4BB4AA973E36 \
VENDOR_STRING=License_Type:Bought HOSTID=ANY ISSUER=TBE TS_OK
FEATURE viterbi_v7 xilinxd 1.0 permanent uncounted CD72C7F24265 \
VENDOR_STRING=License_Type:Bought HOSTID=ANY ISSUER=TBE TS_OK

你可以例化一个viterbi ip核吗?

这是lic中看到的吧，倪丽华一个viterbi ip核，试试，看看能不能够成功，谢谢呀

上一篇：求解决：为什么Fitter后的pin连接和RTL视图不同？
下一篇：关于Xilinx 的时序约束（XDC不是UCF）可以看这里

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类