一个简单的问题，求大神帮忙

always内部没有内容吗，可以看一下RTL图，就知道什么结构了。

个人觉得也能实现，但是resetb不能当做复位来理解，因为组合逻辑没有复位这一说吧

always里没有其他代码的话，好像综合后就被优化了。如果里面有代码，那么resetb就是选择器的使能。

verilog 2001的写法，没啥问题。组合逻辑，后面所有的输入信号都可以作为触发条件。
过去写代码的时候，没有这个*，必须将所有的敏感信号列上，容易遗漏，出了问题一般还不容易查到。

没有赋值语句

谢谢大家

这样写没问题，如果if 下面真的什么都没有会被综合掉的。